Guten morgen zusammen,
manche Platinen bzw. Layouts bestehen aus Polygonen anstelle von Leiterbahnen, so wie dieser Kandidat hier:
Jetzt wollte ich es auch so machen und irgendwie verstehe ich es nicht so ganz.
Ich mache es immer so, dass ich erst ein tdüber die gesammte Fläche ziehe und als Name GND setze, damit ist dann schon mal die Massefläche da. Wenn ich dann auf Ratsnest, wird es gerendert und ich sehe auch keine Airwires oder wie sie heißen für GND.
Wenn ich jetzt aber ein anderes Polygon ziehe und ihm auch den Namen des Netzes gebe, verbindet er sich mit den Pads und die Airwires verschwinden auch. Wenn ich dann auf Ratsnest klicke, wird GND-Polygon erzeugt und drüber gelegt. Das ist doch falsch?
Wie kriege ich es so wie auf dem Bild hin? Muss ich jedes Polygon einzeln zeichnen?
Dann hat meine Schaltung ein LT3518 als TSSOP mit einem Thermal-Pad drunter. An und für sich kein Problem, im Layout ist das Pad auch sichtbar. Wie groß sollten die VIAs unter dem Pad sein, damit man es vernünftig löten kann?
Danke Euch
manche Platinen bzw. Layouts bestehen aus Polygonen anstelle von Leiterbahnen, so wie dieser Kandidat hier:
Jetzt wollte ich es auch so machen und irgendwie verstehe ich es nicht so ganz.
Ich mache es immer so, dass ich erst ein tdüber die gesammte Fläche ziehe und als Name GND setze, damit ist dann schon mal die Massefläche da. Wenn ich dann auf Ratsnest, wird es gerendert und ich sehe auch keine Airwires oder wie sie heißen für GND.
Wenn ich jetzt aber ein anderes Polygon ziehe und ihm auch den Namen des Netzes gebe, verbindet er sich mit den Pads und die Airwires verschwinden auch. Wenn ich dann auf Ratsnest klicke, wird GND-Polygon erzeugt und drüber gelegt. Das ist doch falsch?
Wie kriege ich es so wie auf dem Bild hin? Muss ich jedes Polygon einzeln zeichnen?
Dann hat meine Schaltung ein LT3518 als TSSOP mit einem Thermal-Pad drunter. An und für sich kein Problem, im Layout ist das Pad auch sichtbar. Wie groß sollten die VIAs unter dem Pad sein, damit man es vernünftig löten kann?
Danke Euch