Eagle: Frage zum 4-Layer-Layout

Hemi

Aktives Mitglied
Premium Benutzer
30 Nov 2008
1.068
17
38
Korntal-Münchingen, Germany
Sprachen
ANSI C, C++, PHP, Java
Hallo zusammen,

ich will mich mal an eine 4-Layer Platine wagen und hätte da einpaar Fragen. Der Fertiger hat als Layer-Definition ein (1+2*15+16), also Layer 1 und 2 sowie 15 und 16 sind mit einem Prepreg verbunden und das Ganze dann mit einem Kern. So weit klar.

Ich mache bei meinen Platinen immer so, dass ich auf den Layer 1 und 16 jeweils ein GND-Polygon ziehe, erleichtert mir das Routing und versaut nicht die Bäder beim Fertiger. Wie ist es bei den 4-Lagen? Gibt es da Vorgaben / Standards, was die inneren Lagen sind? Sprich welche ist Spannungsversorgung und welche ist GND?

Aus dem Bauch raus, würde ich es so machen:
  • Layer 1: GND
  • Layer 2: Spannungsversorgung
  • Layer 15: GND
  • Layer 16: GND

Wie sind die Layer miteinander verbunden? Sprich, wenn ich ein GND-Via setze, geht es ja duch alle vier Layer (Fertiger kann keine Blind-Vias). Bedeutet das dann auch, dass Layer 15 auch verbunden wird?

Danke schön!
 

LotadaC

Sehr aktives Mitglied
22 Jan 2009
3.428
62
48
Marwitz
Sprachen
BascomAVR, Assembler
Aus dem Bauch raus, würde ich es so machen:
Ich auch, wobei sich in "1" und "16" die meisten anderen Signale tummeln, und die Gnd-Polygone ggf zerfallen und u.U. sogar potentialfrei werden. Wenn es Bereiche mit unterschiedlichen Spannungen gibt, gibt's ggf auch in "2" oder "15" mehrere Polygone.
Fertiger kann keine Blind-Vias
Dann geht das Via logischerweise durch alle Ebenen, aber Du mußt es ja da nicht anbinden. Also nur auf Isolationsabstände achten, und bei nicht angebundenen Innenlagen den kleinsten möglichen Restring.
Diesbezüglich sollte Dein Fertiger Dir eigentlich 'ne Datei mit den Design Rules für das CAD-Programm Deiner Wahl bereitstellen...

Welcher Fertiger macht denn keine Blind Vias?
 

Hemi

Aktives Mitglied
Premium Benutzer
30 Nov 2008
1.068
17
38
Korntal-Münchingen, Germany
Sprachen
ANSI C, C++, PHP, Java
Ich auch, wobei sich in "1" und "16" die meisten anderen Signale tummeln, und die Gnd-Polygone ggf zerfallen und u.U. sogar potentialfrei werden. Wenn es Bereiche mit unterschiedlichen Spannungen gibt, gibt's ggf auch in "2" oder "15" mehrere Polygone.
Ja, genau, Signale werden dann durch die Polygone geführt.

Dann geht das Via logischerweise durch alle Ebenen, aber Du mußt es ja da nicht anbinden. Also nur auf Isolationsabstände achten, und bei nicht angebundenen Innenlagen den kleinsten möglichen Restring.
Diesbezüglich sollte Dein Fertiger Dir eigentlich 'ne Datei mit den Design Rules für das CAD-Programm Deiner Wahl bereitstellen...

Welcher Fertiger macht denn keine Blind Vias?
Bei Aisler steht, dass sie keine Blind-Vias machen, eine DRU stellen sie aber zur Verfügung.
 

Über uns

  • Makerconnect ist ein Forum, welches wir ausschließlich für einen Gedankenaustausch und als Diskussionsplattform für Interessierte bereitstellen, welche sich privat, durch das Studium oder beruflich mit Mikrocontroller- und Kleinstrechnersystemen beschäftigen wollen oder müssen ;-)
  • Dirk
  • Du bist noch kein Mitglied in unserer freundlichen Community? Werde Teil von uns und registriere dich in unserem Forum.
  •  Registriere dich

User Menu

 Kaffeezeit

  • Wir arbeiten hart daran sicherzustellen, dass unser Forum permanent online und schnell erreichbar ist, unsere Forensoftware auf dem aktuellsten Stand ist und der Server regelmäßig gewartet wird. Auch die Themen Datensicherheit und Datenschutz sind uns wichtig und hier sind wir auch ständig aktiv. Alles in allem, sorgen wir uns darum, dass alles Drumherum stimmt :-)

    Dir gefällt das Forum und unsere Arbeit und du möchtest uns unterstützen? Unterstütze uns durch deine Premium-Mitgliedschaft!
    Wir freuen uns auch über eine Spende für unsere Kaffeekasse :-)
    Vielen Dank! :ciao:


     Spende uns! (Paypal)