SPI Verdrahtung zw. 2 ATMega8

Meine zusätzliche Leitung war eigentlich gedacht als BusFree Signal. CS bräuchte es trotzdem noch pro Slave. Oder man macht es TWI ähnlich, erstes Byte = Slave Select (Sternschaltung). Quasi eine Art TWI via SPI. Hat zwar mit den Ursprungsprotokollen ungefähr so viel gleich wie eine Mikrowelle und eine Banane, aber möglich wäre es ^^
Unüblich ist es aber nicht, man bedenke was heutzutage alles durch USB geprügelt wird...

LotadaC schrieb:

Im Stern muß für jeden Slave ein eigenes /CS-Netz existieren -

Zum Vergrößern anklicken....

TommyB schrieb:

Quasi eine Art TWI via SPI. Hat zwar mit den Ursprungsprotokollen ungefähr so viel gleich wie eine Mikrowelle und eine Banane, aber möglich wäre es ^^

Zum Vergrößern anklicken....

So ähnlich hatte ich das gedacht. Dafür reicht es alle SS-Pins mit einer Leitung zu verbinden.

Eben, zusätzlich zu den CS-Netzen. Aber auch auf die generelle "Bus-belegt-Leitung" könnten zwei Master gleichzeitig zugreifen...
Beim TWI ist das wegen dominant-rezessiven Pegeln kein Problem - da können mehrere Teilnehmer den freien Bus sehen, quasi-gleichzeitig (clock stretching) 'ne Startcondition generieren, und dann munter senden. die erste Bitkollision arbitriert, der Sender der dominanten null gewinnt...
Solange die dasselbe Telegramm senden (also insbesondere den selben Slave ansprechen, diesem ggf dasselbe Kommando erteilen) bekommen sie nichts voneinander mit, hat keiner verloren. Die Antwort des Slaves ist dann erst recht konform...

TommyB schrieb:

Oder man macht es TWI ähnlich, erstes Byte = Slave Select

Zum Vergrößern anklicken....

so ähnlich machen das die Geschwister der von Achim verwendeten Schieberegister. Wenn Du das mit'nem AVR so machen willst müssen alle Slaves (mit derselben physischen /CS-Leitung) erstmal ihren MISO als Eingang schalten... geht

LotadaC schrieb:

Eben, zusätzlich zu den CS-Netzen. Aber auch auf die generelle "Bus-belegt-Leitung" könnten zwei Master gleichzeitig zugreifen...
Beim TWI ist das wegen dominant-rezessiven Pegeln kein Problem - da können mehrere Teilnehmer den freien Bus sehen...

Zum Vergrößern anklicken....

Nix was nicht auch per AVR geht. BB (Bus Busy) Pin auf Pullup, 1 (ich will auf den Bus), x Clock warten und SCK überwachen. Kein gezappel -> Sieg. Bus frei, Daten raus. Stellt sich nur die Frage wo das überhaupt eingesetzt werden würde (wenn überhaupt). Aber ich find die Idee gut.

TommyB schrieb:

Kein gezappel -> Sieg.

Zum Vergrößern anklicken....

Das können immer noch mehrere gleichzeitig machen, die haben dann auch gleichzeitig gewonnen. Unwahrscheinlich, ja - aber genau das macht ja solche sporadischen (sehr seltenen) Fehler so schwer auffindbar.

LotadaC schrieb:

die Geschwister der von Achim verwendeten Schieberegister

Zum Vergrößern anklicken....

Äh... Portexpander... MCP23S08 bzw MCP23S17 meinte ich...

LotadaC schrieb:

Das können immer noch mehrere gleichzeitig machen, die haben dann auch gleichzeitig gewonnen. Unwahrscheinlich, ja - aber genau das macht ja solche sporadischen (sehr seltenen) Fehler so schwer auffindbar.

Zum Vergrößern anklicken....

Das hast du aber überall. Was meinste was im PC Netzwerk los ist. Und da kann man sogar noch die "Absender"Adresse verfälschen.
Kollision ist natürlich möglich, aber tendenziell vernachlässigbar, zumindest wenn man sich nicht allzu blöd anstellt.

Aber bei SPI hast Du in dem Fall 'n Kurzschluß, den die Ausgangstreiber der beiden Master wegstecken müssen...
(jaja, Serienwiderstand einbauen blablub)

Nö. Nicht als Ausgang treiben sondern als Input. Wahlweise PullUp an oder aus.
Oder sprechen wir grad aneinander vorbei?

Soweit war das klar, ich war mir allerdings mit den Overrides nicht sicher...
Hmm... das müßte sogar noch einfacher gehen...
DDOE (Data Direction Override Enable) des /SS ist: "SPE • /(MSTR)" - solange SPI aktiviert ist, und der aktivierter Slave, wird der Override erzwungen...
DDOV (Data Direction Override Value) ist dann "0", also Eingang.

angenommen, man setzt das DDR-Bit (Ausgang), aber hat das MSTR gelöscht - dann greift der Override, der Pin bleibt Eingang. Sobald man MSTR setzt, wirkt das (dauerhaft) gesetzte DDR-Bit. -> Ausgang
Bleibt das PORT-Bit gelöscht, kannst Du nur mit MSTR zwischen Aktiv-Gnd und Tristate-Eingang wechseln (MSTR ist beim Mega8 direct bit accessible). willst Du den internen Pullup nutzen, darf PORT nur außerhalb des Master-Mode gesetzt sein (sonst haste im worst case genau da 'n anderen Master der schneller war, und bereits die Leitung auf Gnd hat)...

Allerdings darfst Du in so einem Bus-Netz nur Bausteine mit dieser Funktion einsetzen.

Hero_123 schrieb:

… außerdem muss ich die Verbindung Master <-> Slave mittels Stecker machen, da beim Programmflashen die Verbindung Master <-> Slave stört .

Zum Vergrößern anklicken....

Spiegelschrift. Selbes Problem. PullUp am CS vergessen?
Beim Programmieren sind alle Pins (die nicht dafür verwendet werden, also auch CS) TriState.

TommyB schrieb:

PullUp am CS vergessen?

Zum Vergrößern anklicken....

Ich füge "externen" hinzu. Wie Thomas geschrieben hat, sind die internen Pullups während des Reset (SPI-ISP läuft bei aktivem Reset) und danach bis Dein Programm sie ggf aufschaltet, deaktiviert; alle Pins Tristate.

P.S.: Irgendwo hab ich auch schon mal 'ne Fuse gefunden, die den Default-Zustand (während/nach einem Reset) irgendwelcher Pins oder so festlegt. War AFAIR bei irgendwelchen PWM-Pins... Wahrscheinlich bei X-Core-ATtinies...

SlaveSelect, ChipSelect, ChipEnable, ... alles das Selbe, kommt drauf an welches Datenblatt man liest

PullUp / PullDown, da kommt es auf den Wert nicht so genau an. Irgendwas zwischen 1k und 10k. Ich nehme meistens 4k7, kannst aber das nutzen was da ist. Habe auch schon hochohmigeres gesehen. Der muss ja nur dafür sorgen dass das Signal high ist wenn der Controller im Programmiermodus ist, muss also nur den Pin des einen ICs treiben. Andererseits für den Normalbetrieb darf er den Master nicht zu sehr belasten, 1 ohm wäre also blöd

Du hast zwei ATmega8 auf zwei Experimentierplatinen, beide je mit (eigener?) Stromversorgung, Standard-Abblockkerkos usw. Du hast jetzt bei beiden 1:1 verdrahtet: MISO, MOSI, SCK, /CS. /CS außerdem via 22K auf Vcc.

Zum Flashen verwendest Du ein STK500? Mit irgendeinem Top-Shield?

Du verbindest jetzt den Programmer mit einem der Beiden Megas, also Stromversorgung, MISO, MOSI, SCK, /Reset. Auslesen kannst Du den Controller zwar (Signature, Fuses, LBs) aber nach dem Flashen kommt der Fehler?

Als was ist der andere Mega konfiguriert? Master oder Slave, und welchen Zustand hat er beim Programm-Versuch? (Er darf nicht im Reset sein).

Verpaß MISO, MOSI und SCK mal je einen Serienwiderstand (470R..1K) zwischen den beiden Megas, der Programmer muß dann auf die Seite des Controllers, der geflasht werden soll...

Ansonsten: die SCK-Frequenz des Programmers ist deutlich unter 1/4 des Controllertaktes?

Tante Edith würde dann auch der /CS Leitung noch'n Serienwiderstand verpassen, das spielt zwar eigentlich keine Rolle, aber dann kannst Du zwischen den beiden AVR nicht mal dann einen Kurzschluß auslösen, wenn Du es mit Macht drauf anlegst. Der Symmetrie halber dann an beiden AVR 'n externen Pullup (dat Hünafutta kost ja nix)

Hmmm...
Ich würde die gesamte verbindung zwischen den beiden megas trennen und dann flashen/verfizieren.
Danach verbindung wieder herstellen.
73 de addi

Ist nicht ganz eindeutig, aber der Master scheint über einen Bootloader "von innen" geflasht zu werden, wahrscheinlich via UART. Den Bootloader interessiert natürlich nicht, was währenddessen auf dem SPI-Bus los ist.
Insbesondere wird das nicht während des Reset durchgeführt sondern (sehr wahrscheinlich) immer nach einem Reset.

Der Slave hingegen soll via SPI-ISP geflasht werden.

addi schrieb:

Ich würde die gesamte verbindung zwischen den beiden megas trennen und dann flashen/verfizieren.

Zum Vergrößern anklicken....

Das ist ja nicht das Problem, siehe:

Hero_123 schrieb:

Wenn ich die Verbindung (SS/MISO/MOSI/SKC) auftrenne, gibt es keine Warnung.

Zum Vergrößern anklicken....

Die Warnung gibt's, wahrscheinlich, weil der Master als solcher Pegel auf SCK und MOSI legt, der Programmer auch. Der Programmer scheint stärker als der Master zu sein, aber der Slave kommt nicht mehr sauber durch.

Man könnte entweder die Serienwiderstände reinpacken (sind von ATMEL auch empfohlen) - alternativ könnte man auch per Software dafür sorgen, daß der Master seine SPI-Beine "hochnimmt" (also Tristate), sobalt der Slave Reset gehalten wird. Also den Reset des Slave mit irgendeinem anderen Pin (also dort nicht der Reset) des Masters verbinden, der dann in der Software des Masters überwacht wird (möglichst 'per IRQ), wenn der Pegel auf Low geht (durch den Programmer am Slave), deaktiviert der Master sein SPInterface UND schaltet die entsprechenden Beine Tristate. Wird dort wieder eine Steigende Flanke erkannt, darf der Master sein SPI wieder in Betrieb nehmen.

Grundsätzlich kann man natürlich die Verbindung auch vor/während jedes Programmiervorganges unterbrechen, aber darum gings hier ja eben nicht.

LotadaC schrieb:

Als was ist der andere Mega konfiguriert? Master oder Slave,

Zum Vergrößern anklicken....

Bei einem Slave gäbe es diese Problem nicht, ist er via /CS nicht selektiert, bleibt er Tristate.

Hero_123 schrieb:

Serienwiderstände - habe ich z.Zt keine (muss ich mir erst noch organisieren, bin kein toller Bastler )

Zum Vergrößern anklicken....

Du kannst auch mal 4K7 probieren... oder vielleicht auch 10K, wenn Du nichts anderes da hast. Wirst ja danach sehen, ob die AVR sich dann noch verstehen.

Oder man zwingt den Master per Jumper während des flashens in Reset (ggf. auch per Software realisierbar).
Oder ... Vorsicht, das wird jetzt kompliziert - man nutzt einen Bootloader im Master der die Slaves selber flashen kann. Das setzt aber Bootloader Code und spezialisierte PC Software voraus. Wäre mal ein interessantes Projekt.

@LotadaC: Glubscher weg vom Timestamp