Hallo zusammen,
ich will mich mal an eine 4-Layer Platine wagen und hätte da einpaar Fragen. Der Fertiger hat als Layer-Definition ein (1+2*15+16), also Layer 1 und 2 sowie 15 und 16 sind mit einem Prepreg verbunden und das Ganze dann mit einem Kern. So weit klar.
Ich mache bei meinen Platinen immer so, dass ich auf den Layer 1 und 16 jeweils ein GND-Polygon ziehe, erleichtert mir das Routing und versaut nicht die Bäder beim Fertiger. Wie ist es bei den 4-Lagen? Gibt es da Vorgaben / Standards, was die inneren Lagen sind? Sprich welche ist Spannungsversorgung und welche ist GND?
Aus dem Bauch raus, würde ich es so machen:
Wie sind die Layer miteinander verbunden? Sprich, wenn ich ein GND-Via setze, geht es ja duch alle vier Layer (Fertiger kann keine Blind-Vias). Bedeutet das dann auch, dass Layer 15 auch verbunden wird?
Danke schön!
ich will mich mal an eine 4-Layer Platine wagen und hätte da einpaar Fragen. Der Fertiger hat als Layer-Definition ein (1+2*15+16), also Layer 1 und 2 sowie 15 und 16 sind mit einem Prepreg verbunden und das Ganze dann mit einem Kern. So weit klar.
Ich mache bei meinen Platinen immer so, dass ich auf den Layer 1 und 16 jeweils ein GND-Polygon ziehe, erleichtert mir das Routing und versaut nicht die Bäder beim Fertiger. Wie ist es bei den 4-Lagen? Gibt es da Vorgaben / Standards, was die inneren Lagen sind? Sprich welche ist Spannungsversorgung und welche ist GND?
Aus dem Bauch raus, würde ich es so machen:
- Layer 1: GND
- Layer 2: Spannungsversorgung
- Layer 15: GND
- Layer 16: GND
Wie sind die Layer miteinander verbunden? Sprich, wenn ich ein GND-Via setze, geht es ja duch alle vier Layer (Fertiger kann keine Blind-Vias). Bedeutet das dann auch, dass Layer 15 auch verbunden wird?
Danke schön!